- 赛灵思开源Vitis HLS FPGA工具(仅限前端)
-
文章来源：赛灵思开源VitisHLSFPGA工具（仅限前端）-CNXSoftware中文站目前，虽然已经有了一些针对FPGA开发的开源程序，例如Symbiflow、Yosys。但FPGA供应...
- xilinx Vivado的使用详细介绍:管脚约束 产生比特流文件烧写程序
-
Author:zhangxianhe新建工程打开Vivado软件，直接在欢迎界面点击CreateNewProject，或在开始菜单中选择File-NewProject即可新建工程。点击Nex...
- 高层次综合:解锁FPGA广阔应用的最后一块拼图
-
蓝字关注我们作者：老石我们为什么需要高层次综合高层次综合（High-levelSynthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。所谓的高层...
- 如何用ModelSim 独立仿真ISE的仿真工程
-
新学期开学了，像往年的开学一样，刚开学的一两周往往是最忙的，各种事情一堆一堆接踵而至。最近公众号文章更新的慢了一些，以后会照常。今天的文章是有关ISE跟Moldelsim联合仿真的，大家在做联合仿真的...
- 【至简案例】ZYNQ自定义AXI总线IP应用 ——PWM实现呼吸灯效果
-
原创没落骑士明德扬FPGA科教3月14日一、前言 在实时性要求较高的场合中，CPU软件执行的方式显然不能满足需求，这时需要硬件逻辑实现部分功能。要想使自定义IP核被CPU访问，就必须带有总线接...
- 「干货」推荐一款FPGA仿真调试鸟枪换炮的工具
-
俗话说，隔行如隔山。非微电子专业没有做过芯片的同学，是不知道这个世界上还有效率更高的用来对Verilog/VHDL代码进行仿真的工具的。具体来讲，对于做FPGA开发的同学而言，需要知道除了ModelS...
- 「原创博文」一个完整的vivado工程搭建
-
记得前段时间玩了一下vivado，现在开始有点渐渐忘了。趁着没彻底忘记，赶紧做下笔记。看来，岁月真的是一把杀猪刀，人越老，记性就越差。今天，第一篇关于vivado的文章是vivado工程的搭建。本篇博...
- 用做芯片的思路来对FPGA单独建仿真环境的终极解决方案
-
做FPGA样机和做芯片的思路其实是有差异的。为了追求好的性能，节省成本，降低功耗（PPA），芯片设计者往往把事情做到极致，去做验证时把各种覆盖率尽可能做到100%，把每个模块电路结构优化到面积最小，通...
- 精品博文vivado 自定义的IP加fifo单元注意点
-
对于自定义IP没啥好说的。有个问题就是如果自己的IP要用xilinx公司的IP，这个时候特别注意是FIFO这个IP。在左边的simulation的栏目中，展开FIFO的IP，要把GLBR.V这个复位文...
- vivado三种常用IP核的调用
-
vivado三种常用IP核的调用当前使用版本为vivado2018.3vivado的IP核，IP核（IPCore）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器...