百度360必应搜狗淘宝本站头条
当前位置:网站首页 > 热门文章 > 正文

ZYNQ与DSP之间EMIF16通信(正点原子领航者zynq之fpga开发指南v3)

bigegpt 2025-07-06 09:22 6 浏览

本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ与DSP之间EMIF16通信的功能、使用步骤以及各个例程的运行效果。

[基于TI KeyStone架构C6000系列TMS320C6657双核C66x 定点/浮点DSP以及Xilinx Zynq-7000系列SoC处理器XC7Z035-2FFG676I设计的异构多核评估板,由核心板与评估底板组成。]

1.1 ZYNQ与DSP之间EMIF16通信

1.1.1 例程位置

ZYNQ例程保存在资料盘中的Demo\ZYNQ\PL\FPGA_DSP_EMIF文件夹下。

DSP例程保存在资料盘中的Demo\DSP\XQ_EMIF16文件夹下。

1.1.2 功能简介

实现DSP与ZYNQ PL端之间EMIF16接口传输功能。

DSP首先通过EMIF16接口往ZYNQ PL端发送4096字节数据,然后再读回来,并检测数据是否有错,数据发送、读回以及错误情况实时打印。

ZYNQ PL端开辟了一块RAM空间,用于存放DSP通过EMIF16接口写入的数据,同时用作DSP通过EMIF16接口读数据时的数据源。

DSP与ZYNQ PL端之间EMIF16接口连接示意图如下图所示:

EMIF16接口信号定义说明如下表格所示:

信号名

功能描述

EMIFD [15:0]

双向数据总线。

DSP读数据时,对DSP而言是输入接口;

DSP写数据时,对DSP而言是输出接口。

EMIFA [23:0]

地址总线,注意实际使用时,23bit作为最低位。ZYNQ PL端例程只使用了其中的12bits作为地址总线作为示例。

DSP端:为输出接口;

ZYNQ PL端:为输入接口。

EMIFCE0n

片选信号,低电平有效。

DSP端:为输出接口;

ZYNQ PL端:为输入接口。

EMIFWEn

写使能信号,低电平有效。

DSP端:为输出接口;

ZYNQ PL端:为输入接口。

EMIFOEn

输出使能信号,即DSP读使能,低电平有效。

DSP端:为输出接口;

ZYNQ PL端:为输入接口。


1.1.3 例程使用

1.1.3.1 加载运行ZYNQ程序

1.1.3.1.1 打开Vivado工程

打开Vivado示例工程:


工程打开后界面如下图所示:

1.1.3.1.2 下载ZYNQ PL程序

下载bit流文件fpga_dsp_emif_top.bit,并且配套fpga_dsp_emif_top.ltx调试文件,如下图下载界面所示:

1.1.3.2 加载运行DSP程序

1.1.3.2.1 CCS导入例程

CCS软件导入EMIF16示例工程XQ_EMIF16,如下图所示:


CCS示例工程导入后界面如下图所示:


1.1.3.2.2 下载运行CCS程序

下载DSP可执行文件XQ_EMIF16.out:


点击Resume运行DSP程序:



1.1.3.3 运行结果说明

1.1.3.3.1 DSP程序运行结果

DSP首先通过EMIF16接口往ZYNQ PL端发送4096字节数据,然后再读回来,并检测数据是否有错,数据发送、读回以及错误情况实时打印,如下图所示:

1.1.3.3.2 ZYNQ PL程序运行结果

ZYNQ PL端提供的ILA调试窗口,可以实时抓取采集EMIF16总线信号时序波形。

DSP通过EMIF16总线接口发送数据(即写ZYNQ PL端RAM)示例如下图所示:


DSP通过EMIF16总线接口读回数据(即读ZYNQ PL端RAM)示例如下图所示:


1.1.3.4 退出实验

CCS软件窗口上,点击Terminate断开DSP仿真器与板卡的连接。

Vivado调试界面Hardware Manager窗口,右键单击localhost(1),在弹出的菜单中点击Close Server,断开ZYNQ JTAG仿真器与板卡的连接。

最后,关闭板卡电源,实验结束。

相关推荐

或者这些Joplin插件也可以帮助你的笔记应用再一次强大

写在前面距离上次分享《搭建私有全平台多端同步笔记,群晖NAS自建JoplinServer服务》已过去一段时间,大家是否开始使用起来了呢?如果你和我一样已经使用过Joplin有一段时间了,那或许你也会...

Three.JS教程4 threejs中的辅助类

一、辅助类简介Three.js提供了一些辅助类(Helpers)以帮助我们更容易地调试、可视化场景中的元素。ArrowHelepr:创建箭头辅助器;AxisHelper:创建坐标轴辅助器;BoxH...

第2章 还记得点、线、面吗(二)(第二章还能敲钟吗)

glbgltf模型(webvrmodel)-gltf模型下载定制,glb模型下载定制,三维项目电商网站在线三维展示,usdz格式,vr模型网,网页VR模型下载,三维模型下载,webgl网页模型下载我...

如何检查Linux系统硬件信息?从CPU到显卡,一网打尽!

你可能会问:“我为什么要关心硬件信息?”答案很简单:硬件是Linux系统的根基,了解它可以帮你解决很多实际问题。比如:性能调优:知道CPU核心数和内存大小,才能更好地调整程序运行参数。故障排查:系统卡...

SpriteJS:图形库造轮子的那些事儿

从2017年到2020年,我花了大约4年的时间,从零到一,实现了一个可切换WebGL和Canvas2D渲染的,跨平台支持浏览器、SSR、小程序,基于DOM结构和支持响应式的,高...

平时积累的FPGA知识点(6)(fpga经典应用100例)

平时在FPGA群聊等积累的FPGA知识点,第六期:1万兆网接口,发三十万包,会出现掉几包的情况,为什么?原因:没做时钟约束,万兆网接口的实现,本质上都是高速serdes,用IP的话,IP会自带约束。...

芯片逻辑调度框架设计 都需要那些那些软件工具

设计芯片逻辑调度框架通常需要使用以下软件工具:1.逻辑设计工具:例如Vivado、Quartus、SynopsysDesignCompiler等,用于设计和实现逻辑电路。2.仿真工具:例如Mo...

ZYNQ与DSP之间EMIF16通信(正点原子领航者zynq之fpga开发指南v3)

本文主要介绍说明XQ6657Z35-EVM高速数据处理评估板ZYNQ与DSP之间EMIF16通信的功能、使用步骤以及各个例程的运行效果。[基于TIKeyStone架构C6000系列TMS320C6...

好课推荐:从零开始大战FPGA(从零开始的冒险4399)

从零开始大战FPGA引子:本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“...

业界第一个真正意义上开源100 Gbps NIC Corundum介绍

来源:内容由「网络交换FPGA」编译自「FCCM2020」,谢谢。FCCM2020在5月4日开始线上举行,对外免费。我们有幸聆听了其中一个有关100G开源NIC的介绍,我们对该文章进行了翻译,并对其中...

高层次综合:解锁FPGA广阔应用的最后一块拼图

我们为什么需要高层次综合高层次综合(High-levelSynthesis)简称HLS,指的是将高层次语言描述的逻辑结构,自动转换成低抽象级语言描述的电路模型的过程。所谓的高层次语言,包括C、C++...

Xilinx文档编号及其内容索引(部分)

Xilinx文档的数量非常多。即使全职从事FPGA相关工作,没有几年时间不可能对器件特性、应用、注意事项等等有较为全面的了解。本文记录了我自使用Xilinx系列FPGA以来或精读、或翻阅、或查询过的文...

Xilinx Vivado联合Modelsim软件仿真

引言:Xilinx公司Vivado开发软件自带仿真工具,可以实现一般性能的FPGA软件仿真测试,其测试执行效率以及性能都不如第三方专用仿真软件Modelsim强。本文我们介绍下如何进行Vivado20...

体育动画直播是怎么做出来的?从数据到虚拟赛场的科技魔法!

你是否见过这样的比赛直播?没有真实球员,却能看梅西带球突破?足球比赛变成动画版,但数据100%真实?电竞比赛用虚拟形象直播,选手操作实时同步?这就是体育动画直播——一种融合实时数据、游戏引擎和AI的...

Dialogue between CPC and political parties of neighboring countries held in Beijing

BEIJING,May26(Xinhua)--TheCommunistPartyofChina(CPC)inDialoguewithPoliticalPartiesof...